特許

J-GLOBAL ID：200903063394661292

半導体記憶装置およびその製造方法

発明者： 中谷 康雄
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-008617
公開番号（公開出願番号）：特開平5-198768
出願日： 1992年01月21日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】 積層型キャパシタの容量を増大させることである。【構成】 キャパシタの下部電極は導電性を有する複数の積層構造を有する。積層体からなる下部電極の側面は、エッチングレートの差を利用した選択的エッチングにより凹凸面が形成される。誘電体層は、凹凸の側面を有する下部電極の表面を覆って形成される。さらに、上部電極は誘電体層の表面を覆う。

請求項（抜粋）：

第1導電型の不純物領域を有する第2導電型の半導体基板と、前記半導体基板の表面上に絶縁層を介在して形成され、かつその一部が前記不純物領域に接続された第1導電層と、前記第1導電層の表面上に積層され、前記第1導電層の外周面より外方へ突出した外周面を有する有する第2導電層と、前記第1導電層および前記第2導電層の表面を覆う誘電体層と、前記誘電体層の表面を覆う電極層とを備えた、半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

引用特許：

審査官引用 (3件)

• 特開平3-016258
  
• 特開平2-010762
  
• 特開昭63-143840