特許

J-GLOBAL ID：200903063403905361

レジストパタ-ンの形成方法

発明者： 林 健治
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-001630
公開番号（公開出願番号）：特開平9-190959
出願日： 1996年01月09日
公開日（公表日）： 1997年07月22日
要約：

【要約】【課題】 微細なコンタクトホ-ル(狭スペ-ス)パタ-ンを形成する。【解決手段】 半導体基板上にポジ型レジストを塗布し、マスクを用いて当該ポジ型レジストを部分的に露光する。ポジ型レジストを現像して半導体基板上にピラ-パタ-ン又は狭スペ-スパタ-ンを形成する。また、半導体基板上にネガ型レジストを塗布し、全面露光を行う。この後、現像を行うと、ピラ-パタ-ン又は狭スペ-スパタ-ンのみが溶解し、微細なコンタクトホ-ルパタ-ン又は狭スペ-スパタ-ンが形成される。

請求項（抜粋）：

半導体基板上にポジ型レジストを塗布する工程と、マスクを用いて前記ポジ型レジストを部分的に露光する工程と、前記ポジ型レジストを現像して前記半導体基板上に第1レジストパタ-ンを形成する工程と、前記半導体基板上にネガ型レジストを塗布する工程と、前記第1レジストパタ-ン及び前記ネガ型レジストの全体を露光する工程と、前記第1レジストパタ-ン及び前記ネガ型レジストを現像し、前記第1レジストパタ-ンのみを溶解して前記半導体基板上に第2レジストパタ-ンを形成する工程とを具備することを特徴とするレジストパタ-ンの形成方法。

IPC (4件)：

H01L 21/027 ,  C23F 1/00 102 ,  G03F 7/004 503 ,  G03F 7/26 511

FI (7件)：

H01L 21/30 514 A ,  C23F 1/00 102 ,  G03F 7/004 503 ,  G03F 7/26 511 ,  H01L 21/30 502 P ,  H01L 21/30 502 R ,  H01L 21/30 515 E