プログラマブル論理回路装置、及び情報処理システム

発明者：
出願人/特許権者：
代理人 (1件)：中島淳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-198748
公開番号（公開出願番号）：特開2002-016489
出願日： 2000年06月30日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】再構成可能なプログラマブル論理回路装置における未使用リソース領域の削減と、グローバル配線遅延の低減の両方を実現する。【解決手段】複数の小さいサイズ(粒度小)のSセル100SからなるSセル群102と、複数の大きいサイズ(粒度大)のLセル100LからなるLセル群106とを、互い違いに2次元配置してプログラマブル論理回路装置24を構成する。これにより、セルの粒度が大きい場合よりも未使用リソース領域を削減することができ、セルの粒度が小さい場合よりもグローバル配線数を削減して、グローバル配線で生じる遅延時間を削減することができる。

請求項（抜粋）：

内部の回路構成を変化させて、任意の論理関数を生成する複数の論理セルを備え、前記論理セル内部の回路構成と前記論理セル間の接続状態とを更新することにより、少なくとも一部の回路機能を再構成するプログラマブル論理回路装置であって、前記複数の論理セルが、複数のサイズの論理セルの組み合わせで構成されている、ことを特徴とするプログラマブル論理回路装置。

IPC (3件)：

H03K 19/177 , H01L 21/82 , H03K 19/173 101

FI (3件)：

H03K 19/177 , H03K 19/173 101 , H01L 21/82 A

Fターム (11件)：

5F064AA07 , 5F064DD07 , 5F064DD19 , 5F064DD26 , 5F064EE08 , 5F064EE47 , 5J042BA03 , 5J042BA11 , 5J042CA20 , 5J042CA21 , 5J042DA04

引用文献：

審査官引用 (2件)

前のページに戻る