特許
J-GLOBAL ID：200903063415060790
位相検出回路およびデジタルPLL回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
二瓶 正敬
公報種別：公開公報
出願番号（国際出願番号）：特願平5-146990
公開番号（公開出願番号）：特開平6-343039
出願日： 1993年05月26日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】 情報記録再生系においてゼロクロスの機会が少ない例えば拡張パーシャルレスポンスクラス4においても位相を良好に検出する。【構成】 波形等化回路により波形が等化された信号がビットレートの略2倍のサンプリングクロックSCLKでA/Dコンバータ1によりサンプリングされてディジタル変換され、シフトレジスタ2に入力される。ゼロクロス検出回路3では、サンプリングされた信号系列からビット位置およびビット位置以外でゼロクロスポイントが検出され、位相計算器4では、ゼロクロスする位相が計算される。位相計算器4により計算された位相が位相修正回路7により1サンプル前に出力したデータ位相を基に位相が修正され、データ送出回路6によりサンプルデータと共に補間回路8に送出される。補間回路8では位相データの位相におけるデータ値が推定される。
請求項（抜粋）：
パーシャルレスポンス等化された信号波形を信号ビットレートの周波数の2倍以上のサンプリングクロックでデジタル信号に変換するA/D変換回路と、前記A/D変換回路により変換されたデジタル信号のサンプリングデータ系列に基づいて入力信号波形がビット位置およびビット位置以外でゼロクロスする位相を検出するゼロクロス検出回路と、前記ゼロクロス検出回路により検出されたゼロクロス点の前後のサンプリングデータに基づいてゼロクロス点の位相を計算する位相計算回路と、前記位相計算回路により計算された位相を1サンプル前の位相に基づいて修正する位相修正回路と、データ存在点の1つ前に位置するサンプリング点に同期したデータ送出クロックに同期して、前記A/D変換回路により変換されたサンプリングデータと前記位相修正回路により修正された位相データを出力する出力回路とを有する位相検出回路。
IPC (3件)：
H03L 7/06
, G11B 20/14 351
, H03M 13/12
