特許

J-GLOBAL ID：200903063422134562

半導体装置の試験回路

発明者： 西川 克己
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-310524
公開番号（公開出願番号）：特開平11-144498
出願日： 1997年11月12日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 複数のテストモードを組み合わせて行う試験のテストシーケンスを容易にし、面積の小さいテストモードのモニター回路を提供する。【解決手段】 アドレス信号に応じてテストモード信号を選択するテスト選択信号を出力するテストモードデコーダ回路10と、テストモード信号をイネーブルもしくはディセーブルを示すセットリセット信号とテスト選択信号よりテストモード信号を出力するRS-FF回路11と、テスト選択信号によってテストモード信号を選択しテストモードの状態を示すテストモードチェック信号TMODEに出力する選択回路12とを備える。テストモード信号を各々独立にイネーブルもしくはディセーブルができるようにする。また、選択回路12に必要となるデコーダ回路は、テストモードデコーダ回路10を使用する。

請求項（抜粋）：

アドレス信号を入力して対応するテスト回路を選択するテスト選択信号を出力するデコーダ回路と、前記テスト選択信号を入力してテストの実行を指示するテストモード信号を出力するフリップフロップ回路とを備え、テストモードエントリ時に前記テスト選択信号によって選択されたテストモード信号をイネーブルもしくはディセーブルにする機能を有することを特徴とする半導体装置の試験回路。

IPC (8件)：

G11C 29/00 671 ,  G01R 31/3185 ,  G01R 31/28 ,  G11C 11/413 ,  G11C 11/401 ,  G11C 16/06 ,  H01L 27/04 ,  H01L 21/822

FI (7件)：

G11C 29/00 671 T ,  G01R 31/28 W ,  G01R 31/28 B ,  G11C 11/34 341 D ,  G11C 11/34 371 A ,  G11C 17/00 631 ,  H01L 27/04 T