特許
J-GLOBAL ID：200903063432737990
静電気保護素子
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-320042
公開番号（公開出願番号）：特開平9-181195
出願日： 1996年11月29日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 電流密集現象によって、梯子構造を持つNチャネルMOS素子の静電気保護効率が低下する問題を解決することを目的とする。【解決手段】 本発明の静電気保護素子はMOS素子のゲート42をソース44に接地させるのではなく、内部ウェル抵抗22を通じて接地するようにして、トリガ電圧が低くなるようにしてあるので、梯子構造を持つNチャネルMOS素子のウェルコンタク部46、47から遠く離れたドレイン40で発生する電流密集現像を防止することができることを特徴とし、静電気保護性能を向上させている。
請求項（抜粋）：
第1の電源電圧源と第2の電源電圧源の間にある内部回路の入出力端に接続され、外部からの静電気が前記内部回路に印加されることを防止する静電気保護素子において、前記静電気保護素子は、ウェル領域上に形成されて前記内部回路の入出力端に接続され前記第1の電源電圧源の印加されたドレインと、前記第2の電源電圧源と前記ウェル領域に共通に接続されたソースと、ウェルコンタク部に接続されたゲートを持つMOS素子と、前記ウェルコンタク部を通じて前記MOS素子のゲートに接続された内部抵抗とを具備することを特徴とする静電気保護素子。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 27/04
, H01L 21/822
H01L 27/08 321 H
, H01L 27/04 H
