特許

J-GLOBAL ID：200903063450707543

半導体素子の製造方法

発明者： 下川 公明 ,  宇佐見 隆志 ,  ▲吉▼丸 正樹 ,  伊東 英樹
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-003815
公開番号（公開出願番号）：特開平6-216126
出願日： 1993年01月13日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】 後続するホトリソ工程を容易にし、より微細な寸法加工を可能にし、更に上層に配線層を形成する多層配線の形成を容易にする半導体素子の製造方法を提供する。【構成】 半導体素子の製造方法において、シリコン酸化膜系絶縁膜11の表面をO3 -TEOS系有機シリコンの気相成長によるシリコン酸化膜の成長速度が大きくなるように改質する表面処理を行う工程と、導電層を成長させ、配線回路12を形成する工程と、O3 -TEOS系有機シリコンの気相成長によるシリコン酸化膜を成長させる工程とを順に施す。

請求項（抜粋）：

(a)シリコン酸化膜系絶縁膜の表面をオゾンと有機シリコンの反応を利用した気相成長シリコン酸化膜の成長速度が大きくなるように改質する表面処理を行う工程と、(b)導電層を成長させ、配線回路を形成する工程と、(c)オゾンと有機シリコンの反応を利用した気相成長シリコン酸化膜を成長させる工程とを順に施すことを特徴とする半導体素子の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/90

引用特許：

審査官引用 (4件)

• 特開昭47-015876
  
• 特開昭54-108375
  
• 特開昭49-037368
  
• 特開昭63-241274