特許
J-GLOBAL ID：200903063462112936
強誘電体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-233399
公開番号（公開出願番号）：特開平10-079196
出願日： 1996年09月03日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】用途に応じて1Tr-1Cap構成または2Tr-2Cap構成のいずれかを選択して使い分けでき、高信頼性、高速動作が可能で、また容量的にも満足できる構成が可能な強誘電体記憶装置を実現する。【解決手段】強誘電体キャパシタFCと、ワード線のレベルに応じてビット線と強誘電体キャパシタの第1の電極との電気的な導通、非導通状態を切り換えるスイッチングトランジスタTrとからなる基本メモリセルM00〜M158 およびリファレンス基本メモリセルRM00〜RM18が行列状に配列されてメモリセルアレイが構成され、1Tr-1Capモード時は、アドレス指定に応じた1本のワード線を活性化させ、2Tr-2Capモード時はアドレス指定に応じた2本のワード線を活性化させるロウ系デコーダ6〜9を有する。
請求項（抜粋）：
第1および第2の電極への印加電圧に応じた強誘電体の分極方向によって2値のデータを記憶する強誘電体キャパシタと、ワード線のレベルに応じてビット線と上記強誘電体キャパシタの第1の電極との電気的な導通、非導通状態を切り換えるスイッチングトランジスタとからなる基本メモリセルが行列状に配列されてメモリセルアレイが構成され、少なくとも2つの動作モードを有する強誘電体記憶装置であって、第1の動作モード時にはアドレス指定に応じた1本のワード線を活性化させ、第2の動作モード時にはアドレス指定に応じた2本のワード線を活性化させる第1の回路と、第1の動作モード時には上記第1の回路により活性化されたワード線に接続され、少なくともアドレス指定された基本メモリセルにおける強誘電体キャパシタの第2の電極に所定レベルの電圧を所定のタイミングで印加し、第2の動作モード時には上記第1の回路により活性化された2本のワード線にそれぞれ接続され、少なくともアドレス指定された基本メモリセルにおける強誘電体キャパシタの各第2の電極に所定レベルの電圧を所定のタイミングで印加する第2の回路とを有する強誘電体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
