特許

J-GLOBAL ID：200903063466733838

光素子及びその製造方法、光モジュール、光伝送装置

発明者： 大西 一
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-402582
公開番号（公開出願番号）：特開2005-166870
出願日： 2003年12月02日
公開日（公表日）： 2005年06月23日
要約：

【課題】 素子内部における不要な光吸収を軽減し、素子効率の向上を図った光素子を提供する。【解決手段】 主面110aに凹部220が設けられた第1導電型の半導体基板110と、凹部220内に設けられ、真性半導体の多層膜からなるDBRミラー層101と、少なくともDBRミラー層101の上に設けられた第1導電型の半導体層102と、第1導電型の半導体層102の上方に設けられた第2導電型の半導体層104と、半導体基板110の主面110aと反対側の面110b上に設けられた第1電極109と、第2導電型の半導体層104の上に設けられた第2電極107と、を含む光素子である。凹部220の深さd1は、少なくともDBRミラー層101の厚さd2と同じもしくはDBRミラー層101の厚さd2よりも大きくなるように形成されており、第1導電型の半導体層102は、半導体基板110と接するように形成されている。【選択図】 図1

請求項（抜粋）：

主面に凹部が設けられた第1導電型の半導体基板と、 前記凹部内に設けられ、真性半導体の多層膜からなるDBRミラー層と、 少なくとも前記DBRミラー層の上に設けられた第1導電型の半導体層と、 前記第1導電型の半導体層の上方に設けられた第2導電型の半導体層と、 前記半導体基板の前記主面と反対側の面上に設けられた第1電極と、 前記第2導電型の半導体層の上に設けられた第2電極と、 を含み、 前記凹部の深さは、少なくとも前記DBRミラー層の厚さと同じもしくは該DBRミラー層の厚さよりも大きくなるように形成されており、 前記第1導電型の半導体層は、前記半導体基板と接するように形成されている、光素子。

IPC (3件)：

H01S5/183 ,  H01L31/00 ,  H01L33/00

FI (3件)：

H01S5/183 ,  H01L33/00 B ,  H01L31/00 B

Fターム (25件)：

5F041AA03 ,  5F041CA04 ,  5F041CA12 ,  5F041CA34 ,  5F041CA35 ,  5F041CA85 ,  5F041CB15 ,  5F041DA33 ,  5F041DB06 ,  5F041FF14 ,  5F073AA11 ,  5F073AA65 ,  5F073AB17 ,  5F073BA02 ,  5F073CA17 ,  5F073CB02 ,  5F073EA24 ,  5F088AB07 ,  5F088BA01 ,  5F088BB01 ,  5F088DA20 ,  5F088GA05 ,  5F088JA03 ,  5F088JA07 ,  5F088JA12