特許

J-GLOBAL ID：200903063469375940

半導体記憶装置

発明者： 河野 良洋
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-359373
公開番号（公開出願番号）：特開2005-122852
出願日： 2003年10月20日
公開日（公表日）： 2005年05月12日
要約：

【課題】キュッシュメモリで取り扱うデータサイズが大きくなっても高速化を可能とし、タグ部の領域を有効に活用し、LSI チップの面積の増大を抑制する。【解決手段】あるアドレスの値をSRAM部22に保持し、保持アドレスを入力アドレスを比較回路部23で比較するCAM セル21のアレイを有するタグ部20と、タグ部のエントリーに対応するデータを保持するデータ部10とを備えたキュッシュメモリにおいて、タグ部のメモリセルを分割して並列にアドレスを比較するようにした。【選択図】 図2

請求項（抜粋）：

データを一時的に保持するために設けられ、各キャッシュラインをそれぞれ複数行に分割し、複数のエントリー数を有するデータ部と、 前記データ部に保持されたデータに対応するアドレスを保持するメモリセル部および保持アドレスの値と入力アドレスの値を比較する比較回路部を備えた連想記憶メモリのアレイを有し、前記データ部のキャッシュラインと同様に複数行に分割して前記メモリセル部にアドレスデータを保持し、前記複数行に分割して保持されたアドレスデータの各行を並列に入力アドレスと前記比較回路部で比較し、各行の比較結果に基づいてキャッシュのヒット/ミス判定信号を出力するタグ部 とを具備することを特徴とする半導体記憶装置。

IPC (3件)：

G11C11/41 ,  G06F12/08 ,  G11C15/04

FI (4件)：

G11C11/34 Z ,  G06F12/08 507Z ,  G06F12/08 553B ,  G11C15/04 631F

Fターム (7件)：

5B005JJ22 ,  5B005MM01 ,  5B005NN56 ,  5B015JJ21 ,  5B015JJ31 ,  5B015KA38 ,  5B015KB91

引用特許：

出願人引用 (1件)

• 米国特許第5752260号明細書