特許

J-GLOBAL ID：200903063504143942

スタンダードセルと半導体集積回路装置とそのレイアウト設計方法

発明者： 山田 晃弘
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-142951
公開番号（公開出願番号）：特開2000-332118
出願日： 1999年05月24日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 スタンダードセル方式による半導体集積回路装置のレイアウト設計において、従来、セル内のトランジスタのしきい値電圧を制御することができなかった。【解決手段】 Pチャネルトランジスタのソース領域に第1の電源電位を供給する電源線15と電気的に非接続であるNウェル領域用のピン23を設けているため、Nウェル領域19にPチャネルトランジスタのソース領域とは異なる電位の供給が可能となり、しきい値電圧を制御できる。また、Nチャネルトランジスタのソース領域に第2の電源電位(接地電位)を供給する接地線16と電気的に非接続であるPウェル領域用のピン24を設けているため、Pウェル領域20にNチャネルトランジスタのソース領域とは異なる電位の供給が可能となり、しきい値電圧を制御できる。

請求項（抜粋）：

P型半導体基板を用いた半導体集積回路の設計に使用され、矩形セル領域内に形成したNウェル領域と、Nウェル領域に形成したP型のソース領域およびドレイン領域を有するPチャネルトランジスタとを備えたスタンダードセルであって、前記Pチャネルトランジスタのソース領域と電気的に接続され電源電位が供給される電源電位用のピンを設け、前記Nウェル領域と電気的に接続されかつ前記電源電位用のピンと電気的に非接続であるNウェル領域用のピンを設け、前記Nウェル領域を、隣接配置される他のスタンダードセルのNウェル領域と接しないように前記矩形セル領域の境界から離して配置したことを特徴とするスタンダードセル。

IPC (4件)：

H01L 21/82 ,  G06F 17/50 ,  H01L 21/8238 ,  H01L 27/092

FI (5件)：

H01L 21/82 B ,  G06F 15/60 658 U ,  G06F 15/60 658 K ,  H01L 21/82 C ,  H01L 27/08 321 F

Fターム (30件)：

5B046AA08 ,  5B046BA03 ,  5B046BA05 ,  5B046BA06 ,  5B046JA03 ,  5B046KA06 ,  5F048AB03 ,  5F048AB10 ,  5F048AC03 ,  5F048BB14 ,  5F048BE03 ,  5F048BE09 ,  5F048BF17 ,  5F048BF18 ,  5F064AA04 ,  5F064BB07 ,  5F064BB19 ,  5F064BB40 ,  5F064CC12 ,  5F064DD02 ,  5F064DD05 ,  5F064DD24 ,  5F064DD25 ,  5F064EE02 ,  5F064EE05 ,  5F064EE27 ,  5F064EE47 ,  5F064EE52 ,  5F064HH06 ,  5F064HH12