特許

J-GLOBAL ID：200903063504537614

半導体装置およびその製造方法

発明者： 藤田 敬次 ,  宮島 秀史
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-287162
公開番号（公開出願番号）：特開2004-128050
出願日： 2002年09月30日
公開日（公表日）： 2004年04月22日
要約：

【課題】Cu配線の形状劣化を防止できる多層Cu配線を実現すること。【解決手段】Cu配線4上に、SiCNH膜(拡散防止用絶縁膜)5、SiCH膜(エッチングストッパ膜)6を介して、SiCOH膜(層間絶縁膜)7を設け、これらの絶縁膜5〜7内にCuデュアルダマシン配線15を形成する。【選択図】 図1

請求項（抜粋）：

半導体基板上に設けられた金属配線層と、 前記金属配線層上に設けられた第1の絶縁膜と、 前記第1の絶縁膜上に設けられた第2の絶縁膜と、 前記第2の絶縁膜上に設けられ、前記第1の絶縁膜に対するエッチング選択比よりも前記第2の絶縁膜に対するエッチング選択比を高くできる第3の絶縁膜と を具備してなることを特徴とする半導体装置。

IPC (2件)：

H01L21/768 ,  H01L21/3065

FI (2件)：

H01L21/90 M ,  H01L21/302 105A

Fターム (33件)：

5F004AA05 ,  5F004CA02 ,  5F004CA03 ,  5F004DA00 ,  5F004DA01 ,  5F004DA15 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB00 ,  5F004EA23 ,  5F004EA28 ,  5F004EB01 ,  5F033HH11 ,  5F033HH21 ,  5F033JJ11 ,  5F033JJ21 ,  5F033KK11 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ35 ,  5F033QQ48 ,  5F033QQ73 ,  5F033RR01 ,  5F033SS15