特許

J-GLOBAL ID：200903063508505792

半導体基体とその製造方法

発明者： 佐藤 信彦 ,  坂口 清文 ,  米原 隆夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-264386
公開番号（公開出願番号）：特開平9-162090
出願日： 1996年10月04日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 平坦で品質が十分なSOI基体を再現性よく作製するとともに、同時に材料基体の再使用などによる省資源化、コストダウンを実現する製造方法を提供する。【解決手段】 Si基体41を多孔質化し、Si基体41の少なくとも表面に多孔質Si層42を形成する多孔質化工程と、多孔質Si層42中にポロジティの大きい多孔質Si層44を形成する高ポロジティ層形成工程をおこなう。この高ポロジティ層形成工程は、多孔質Si層に一定の投影飛程をもってイオンを注入することや、多孔質化工程で、陽極化成をおこなう際、電流密度を変えることによってをおこなうができる。このとき、多孔質Si層42上に非多孔質単結晶Si層43をエピタキシャル成長させて形成しておく。その後、多孔質Si層12の表面と支持基体45を貼り合わせ、ポロジティの大きい多孔質Si層44で分離する。その後、選択エッチングをおこない、多孔質Si層42を除去する。

請求項（抜粋）：

Si基体を多孔質化し、前記Si基体の少なくとも表面に多孔質Si層を形成する多孔質化工程と、前記多孔質Si層中にポロジティの大きい多孔質Si層を前記多孔質から一定の深さの領域で形成する高ポロジティ層形成工程とを有することを特徴とする半導体基体の製造方法。

IPC (4件)：

H01L 21/02 ,  H01L 21/20 ,  H01L 21/265 ,  H01L 27/12

FI (4件)：

H01L 21/02 B ,  H01L 21/20 ,  H01L 27/12 B ,  H01L 21/265 Q