特許

J-GLOBAL ID：200903063512463409

課金信号作成用スイツチング回路

発明者： 市川 秀治 ,  渋谷 清
出願人/特許権者： 富士通株式会社 ,  富士通コミユニケーシヨン・システムズ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-252030
公開番号（公開出願番号）：特開平5-091217
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】 ディジタル交換機の公衆用加入者回路における課金信号作成回路に関し、スイッチング回路を簡単な構成にして課金信号送出時発生する雑音を低減させることを目的とする。【構成】 システムクロックを分周回路により分周した正弦波を課金タイミング信号入力時にスイッチング回路により課金信号として加入者側に送出する課金信号作成回路において、該スイッチング回路のオン/オフスイッチ回路1に電界効果トランジスタFETを設け、該ドレイン端子をボルテージホロア回路2を介してローパスフィルタの出力に、ソース端子を増幅回路4を介して課金信号送出回路に、ゲート端子を積分回路3を介して課金タイミング信号出力にそれぞれ接続することにより、課金タイミング信号のオン時には漸減の特性を有するベースト状の課金信号として出力するように構成する。

請求項（抜粋）：

システムクロックを分周回路により分周した正弦波を課金タイミング信号入力時にスイッチング回路により課金信号として加入者側に送出する公衆用加入者回路の課金信号作成回路において、該スイッチング回路のオン/オフスイッチ回路(1)に電界効果トランジスタFETを設け、該ドレイン端子をボルテージホロア回路(2)を介してローパスフィルタの出力に、ソース端子を増幅回路(4)を介して課金信号送出回路に、ゲート端子を積分回路(3)を介して課金タイミング信号出力にそれぞれ接続することにより、課金タイミング信号のオン時には漸増、オフ時には漸減の特性を有するパースト状の課金信号として出力することを特徴とする課金信号作成用スイッチング回路。

引用特許：

審査官引用 (4件)

• 特開平2-092066
  
• 特開平2-266647
  
• 特開昭63-232607
  
• 特開平4-022263