特許
J-GLOBAL ID：200903063523185028
半導体回路の配線抵抗算出方法及び半導体回路用CADシステム
発明者：
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-044700
公開番号（公開出願番号）：特開平9-246385
出願日： 1996年03月01日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 より高い精度で経路抵抗を算出することが可能にな半導体回路の配線抵抗算出方法及び半導体回路用CADシステムを実現する。【解決手段】 複数の配線層と、異なる配線層間の配線を接続するコンタクトホール30とを有する半導体回路における配線経路の抵抗値を算出する配線抵抗算出機能を有する半導体回路用CADシステムであって、経路の配線とコンタクトホールの抵抗値を算出し記憶する個別抵抗算出記憶手段271 と、経路の配線とコンタクトホールの抵抗値を加算する加算手段272 とを備えた半導体回路用CADシステムにおいて、個別抵抗算出記憶手段はコンタクトホールの抵抗値として第1層抵抗値と第2層抵抗値と層間抵抗値との組み合わせを算出及び記憶し、加算手段はコンタクトホールを介する配線が同じ層の時には第1又は第2層抵抗値を加算し、異なる時には第1及び第2層抵抗値の和の半分と層間抵抗値を加算する。
請求項（抜粋）：
それぞれが複数の配線を有する複数の配線層と、該複数の配線層の異なる配線層間の配線を接続するコンタクトホールとを備える半導体回路における配線経路の抵抗値を算出するために、前記配線経路を構成する配線とコンタクトホールの抵抗値を算出する工程と、前記配線経路を構成する前記配線と前記コンタクトホールの抵抗値を加算する工程とを備えた半導体回路の配線抵抗算出方法において、前記コンタクトホールの抵抗値は、該コンタクトホールが接続する一方の配線層である第1層の部分の第1層抵抗値と、もう一方の配線層である第2層の部分の第2層抵抗値と、前記第1層の部分と前記第2層の部分の間の層間抵抗値に分割されており、前記配線経路の前記コンタクトホールに接続される配線が、共に前記第1層の時には、当該コンタクトホールの抵抗値として前記第1層抵抗値を加算し、共に前記第2層の時には、当該コンタクトホールの抵抗値として前記第2層抵抗値を加算し、異なる配線層である時には、当該コンタクトホールの抵抗値として前記第1層抵抗値と前記第2層抵抗値と前記層間抵抗値を加算することを特徴とする半導体回路の配線抵抗算出方法。
IPC (2件)：
FI (2件)：
H01L 21/82 C
, G06F 15/60 666 A
