特許

J-GLOBAL ID：200903063529434283

半導体集積回路のレイアウト設計方法

発明者： 平野 陽子
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2001-243469
公開番号（公開出願番号）：特開2003-060038
出願日： 2001年08月10日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】 マスク発注後の回路修正時に、マスク修正層数が多いためコストが増大する。【解決手段】 所要のピンからの分岐点までの配線について、最上位層またはその1層下の層を通る状態で配線する回路修正を考慮した配線工程102を行う。これによって、最上位層またはその1層下の層のみで回路修正後の配線修正が可能となり、マスク修正層数を減らすことができ、回路修正のコストを削減可能することができる。

請求項（抜粋）：

所要のピンからの分岐点までの配線について、最上位層またはその1層下の層を通る状態で配線する回路修正を考慮した配線工程を行うことを特徴とする半導体集積回路のレイアウト設計方法。

IPC (3件)：

H01L 21/82 ,  G06F 17/50 658 ,  H01L 21/3205

FI (4件)：

G06F 17/50 658 H ,  H01L 21/82 C ,  H01L 21/82 B ,  H01L 21/88 Z

Fターム (16件)：

5B046AA08 ,  5B046BA06 ,  5F033UU02 ,  5F033UU05 ,  5F033XX36 ,  5F064AA04 ,  5F064DD02 ,  5F064EE02 ,  5F064EE06 ,  5F064EE23 ,  5F064EE26 ,  5F064EE52 ,  5F064FF04 ,  5F064FF48 ,  5F064FF52 ,  5F064HH06