特許

J-GLOBAL ID：200903063531668151

マルチプロセッサ同期方式及びパケット及び中継装置及びプロセッサ装置及びマルチプロセッサ同期方法

発明者： 西山 博仁
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 溝井 章司 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-016877
公開番号（公開出願番号）：特開2003-216595
出願日： 2002年01月25日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】 CPUに低スキューで同期クロックを供給する方式を提供する。【解決手段】 複数のCPUボード30a〜30dの同期をとるマルチプロセッサ同期方式において、同期メッセージ送信装置10は、同期メッセージを上記複数のCPUボード30a〜30dそれぞれへ送信し、同期メッセージは、スイッチ20a〜20cを介して送信され、CPUボード30a〜30dは、時刻を制御するクロック制御レジスタと、複数のCPUボード30a〜30dの同期を制御する同期コマンドを含む同期メッセージを受信し、受信した同期メッセージに含まれる同期コマンドを用いて、クロック制御レジスタを制御する同期制御機構40a〜40dとを有し、同期メッセージ送信装置10と複数のCPUボード30a〜30dそれぞれとの間に配置されるスイッチ20a〜20cの数は等しくなるように配置されることによって、同期メッセージを低スキューで送信することを実現する。

請求項（抜粋）：

複数のプロセッサ装置の同期をとるマルチプロセッサ同期方式において、プロセッサ装置のクロックを制御するクロック制御レジスタと、上記複数のプロセッサ装置間の同期を制御する同期コマンドを含む同期メッセージを受信し、受信した同期メッセージに含まれる同期コマンドを用いて、上記クロック制御レジスタを制御する同期制御機構とを有する複数のプロセッサ装置と、上記同期メッセージを上記複数のプロセッサ装置それぞれへ送信する同期メッセージ送信装置と、上記同期メッセージ送信装置と上記複数のプロセッサ装置それぞれとの間に配置され、上記同期メッセージ送信装置から送信された同期メッセージを中継する複数の中継装置とを備え、上記同期メッセージ送信装置と上記複数のプロセッサ装置それぞれとの間に配置される中継装置の数を等しくすることを特徴とするマルチプロセッサ同期方式。

IPC (2件)：

G06F 15/177 680 ,  H04L 12/44

FI (2件)：

G06F 15/177 680 B ,  H04L 12/44 Z

Fターム (8件)：

5B045BB28 ,  5B045BB48 ,  5B045CC00 ,  5K033BA04 ,  5K033CB15 ,  5K033CB17 ,  5K033DA16 ,  5K033DB18