特許
J-GLOBAL ID：200903063549879230
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-108391
公開番号（公開出願番号）：特開2002-305278
出願日： 2001年04月06日
公開日（公表日）： 2002年10月18日
要約：
【要約】【課題】 ダイオードの組み立て工程において工程の簡略化や部品点数の削減等による製造原価の低減と小型化を実現する。【解決手段】 引き出し電極2aおよび引き出し電極2bのペアが、表裏面に多数規則的に配列形成されスルーホール2cを介して接続された基板9に対して、複数のペレット3を複数の引き出し電極2bの各々の上に一括して配列しペレットの裏面電極3aを引き出し電極2bに接続固定した後、スクリーン印刷で絶縁ペースト5をバンプ電極4が露出するようにペレット3に塗着して焼成固化し、さらにスクリーン印刷で導電ペースト6をバンプ電極4と引き出し電極2aの間に塗着して焼成固化することで電気的な接続をとり、全体に絶縁ペースト7の印刷塗布および焼成固化を施して絶縁保護構造を形成し、最後にペレット3単位に基板9をダイシングしてベース基板1を持つダイオードを得る。
請求項（抜粋）：
第1および第2の電極を備えた半導体チップを準備する工程と、複数の第1および第2の引き出し電極を備えた絶縁性の基板を準備する工程と、個々の半導体チップの前記第1の電極が、複数の前記第1の引き出し電極の各々に接続されるように、複数の前記半導体チップを前記基板上に配列する工程と、スクリーン印刷法にて前記基板に導電ペーストを塗布することで、前記基板上に配列された前記半導体チップの前記第2の電極と前記基板上の前記第2の引き出し電極とを接続する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 23/48
, H01L 21/60 321
H01L 23/48 F
, H01L 21/60 321 E
