特許

J-GLOBAL ID：200903063553197772

半導体装置およびその製造方法

発明者： 竹渕 政孝
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平7-289572
公開番号（公開出願番号）：特開平9-135008
出願日： 1995年11月08日
公開日（公表日）： 1997年05月20日
要約：

【要約】【課題】 EEPROMと高速論理LSIを1チップに混載した半導体装置において、信頼性を維持しつつ、高速動作、微細化を実現する。【解決手段】 メモリセルのトンネル酸化膜の膜厚a、高速論理CMOSのゲート酸化膜の膜厚bの関係が、a≧bとなることを特徴とする半導体装置の構造を用いる。

請求項（抜粋）：

半導体基板中上にEEPROMとMOSトランジスタを混載した半導体装置であって、前記EEPROMのトンネル酸化膜の膜厚aと、前記MOSトランジスタのゲート酸化膜の膜厚bとがa≧bとなることを特徴とした半導体装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371