特許

J-GLOBAL ID：200903063575577960

半導体装置

発明者： 安達 和彦
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-164701
公開番号（公開出願番号）：特開平10-012824
出願日： 1996年06月25日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 半導体装置に関し、入出力セルに形成された保護回路用トランジスタの耐圧低下を防ぐことを目的とする。【解決手段】 一導電型のウェル領域にゲート電極を挟んで形成された反対導電型のソース領域及びドレイン領域と、該ソース領域の表面に配置され該ソース領域を突き抜けて該ウェル領域に達するように形成された一導電型のバックゲート領域を有する半導体装置において、該ソース領域表面におけるバックゲート領域の配置位置は、該ウェル領域内におけるゲート電極直下の位置から該バックゲート領域までの間の抵抗が最大となるように構成する。

請求項（抜粋）：

一導電型のウェル領域にゲート電極を挟んで形成された反対導電型のソース領域及びドレイン領域と、該ソース領域の表面に配置され該ソース領域を突き抜けて該ウェル領域に達するように形成された一導電型のバックゲート領域を有する半導体装置において、該ソース領域表面におけるバックゲート領域の配置位置は、該ウェル領域内におけるゲート電極直下の位置から該バックゲート領域までの間の抵抗が最大となるように設定されていることを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (3件)：

H01L 27/04 H ,  H01L 27/08 102 F ,  H01L 29/78 301 X