特許
J-GLOBAL ID：200903063576660860
タイミング発生装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-244617
公開番号（公開出願番号）：特開平10-093406
出願日： 1996年09月17日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】 多段縦続接続された遅延素子によって構成された遅延回路の遅延時間を遅延回路で遅延した信号と、遅延しない信号の位相を位相比較器で比較し、その位相比較結果により、遅延回路を構成するICの電源電圧を制御して一定値に維持するように構成し、各遅延素子の段間から遅延時間が異なるタイミング信号を発生させるタイミング発生装置において、位相比較器の出力側に発生するオフセット誤差を除去することを目的とする。【解決手段】 位相比較器12の出力側にオフセット調整手段15を設け、このオフセット調整手段によってオフセット誤差をゼロにする調整を行なう。
請求項（抜粋）：
A.半導体能動素子を含む単一回路によって構成される遅延素子を縦続接続して構成した遅延回路と、B.この遅延回路に与えられる入力クロックと、遅延回路から出力される出力パルスの位相差を検出する位相比較器と、C.この位相比較器から出力される位相比較結果が常に所定値に収束するように上記遅延回路に与える電源電圧を制御し、遅延回路の遅延時間を一定値に維持させる制御電圧発生器と、D.上記位相比較器の出力側に発生するオフセット成分を除去するオフセット調整手段と、E.上記遅延回路を構成する遅延素子の各段間から取り出され、遅延回路の入力クロックのタイミングからわずかずつ遅延されたパルスの何れかを選択して取り出す選択回路と、によって構成したことを特徴とするタイミング発生装置。
IPC (4件)：
H03K 5/135
, G01R 31/3183
, G06F 1/04 301
, G06F 1/06
H03K 5/135
, G06F 1/04 301 F
, G01R 31/28 Q
, G06F 1/04 312 A
