DRAMの制御装置および制御方法

発明者：
出願人/特許権者：
代理人 (1件)：大塚康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-147130
公開番号（公開出願番号）：特開2000-339955
出願日： 1999年05月26日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】 DRAMの使用されている状態に応じて、リフレッシュする領域を変更することのできるDRAMの制御装置を提供する。【解決手段】 DRAMがワークエリアや記録バッファ等の複数の領域に分割されて使用される場合、DRAMコントローラ25は、所定の領域のみしか使用しない待機状態であるか否かをCPUで判定して、待機状態であれば所定の領域のみをRASオンリーリフレッシュ制御部3でリフレッシュし、待機状態でなければCBR制御部2で領域全体をリフレッシュするべくセレクタ4により選択を行う。タイマー1によりリフレッシュ間隔の設定・変更も同時に行う。

請求項（抜粋）：

複数の領域に分割されて使用されるDRAMの制御装置であって、前記DRAMの領域全体をリフレッシュする第1のリフレッシュ手段と、前記DRAMの前記複数の領域のうち所定領域のみをリフレッシュする第2のリフレッシュ手段と、前記DRAMが前記所定の領域のみが使用されている状態であるか否かを判定する判定手段と、前記判定手段により前記所定の領域のみが使用されている状態であると判定されたときに前記第2のリフレッシュ手段を選択し、それ以外のときに前記第1のリフレッシュ手段を選択する選択手段とを備えたことを特徴とするDRAMの制御装置。

Fターム (6件)：

5B024AA01 , 5B024BA20 , 5B024CA07 , 5B024DA08 , 5B024DA10 , 5B024DA14

前のページに戻る