特許

J-GLOBAL ID：200903063600218945

マルチモード装置においてシステム内同期を実現するための方法及び回路構成

発明者： ユッカ ランタ
出願人/特許権者： ノキア モービル フォーンズ リミティド
代理人 (1件)： 石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-048941
公開番号（公開出願番号）：特開2000-252968
出願日： 2000年02月21日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 第1の通信システムのタイミングと第2の通信システムのタイミングとの間の同期を実現するための方法を提供する。【解決手段】 第1のカウンタ値が前記第1の通信システム601によって決定されたペースで規則的に更新され、第2のカウンタ値が前記第2の通信システム602によって決定されたペースで規則的に更新される。第1の時刻に現在の第1のカウンタ値が記憶される。その後の第2の時刻に記憶されたカウンタ値が読み込まれる。この読み込まれたカウンタ値を用いて、第1の通信システムの前記タイミングに関するそのタイミングを知ることができる。

請求項（抜粋）：

第1の通信システムのタイミングと第2の通信システムのタイミングとの間で同期を実現するための方法において、a)前記第1の通信システムによって決定されるペースで第1のカウンタ値を規則的に更新するステップと、b)前記第2の通信システムによって決定されるペースで第2のカウンタ値を規則的に更新するステップと、c)第1の時刻に現在の第1のカウンタ値を記憶するステップと、d)その後の第2の時刻にステップc)で記憶した前記カウンタ値を読込むステップと、e)前記第1の通信システムの前記タイミングに関してそのタイミングを知るために、ステップd)で読込まれた前記カウンタ値を利用して、動作ステップのタイミングをとるステップとを有することを特徴とする方法。

IPC (3件)：

H04L 7/00 ,  H04B 7/26 ,  H04L 7/08

FI (3件)：

H04L 7/00 A ,  H04L 7/08 Z ,  H04B 7/26 N