特許
J-GLOBAL ID：200903063600228444
LSI自動設計方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-245090
公開番号（公開出願番号）：特開平9-153084
出願日： 1996年09月17日
公開日（公表日）： 1997年06月10日
要約：
【要約】【課題】 LSIの面積や遅延値を最適にしたLSIのレイアウト設計を短時間で完了できる自動設計方法を提供する。【解決手段】 機能マクロ間のネットリストを入力した後、このネットリストに基いて機能マクロの概略レイアウト処理2を行うと共に、この概略レイアウトから前記機能マクロの物理的仕様を決定する。その後に、前記決定された物理的仕様に基いて論理合成処理3を行い、次いで、前記機能マクロの概略レイアウトに基いて前記論理合成により得られた論理をレイアウトする(処理4)。従って、ゲートレベルが確定していない上層の機能設計の段階からレイアウトを意識して、回路合成のやり直し等を極めて少なくでき、よって、LSIの面積や遅延値を最適にしたLSIのレイアウト設計を短時間で完了できる自動設計方法が提供される。
請求項（抜粋）：
電子計算機の演算機能及び記憶機能に基づく設計自動化を利用したLSIの自動設計方法であって、機能マクロ間のネットリストを入力するネットリスト入力処理と、前記ネットリスト入力処理により入力したネットリストに基いて機能マクロの概略レイアウトを行うと共に、この概略レイアウトから前記機能マクロの物理的仕様を決定するマクロ概略レイアウト処理と、前記マクロ概略レイアウト処理により決定された機能マクロの物理的仕様の下に論理合成を行う論理合成処理と、前記マクロ概略レイアウト処理により得られた概略レイアウトに基いて、前記論理合成処理で得られた論理回路をレイアウトするレイアウト処理とを含むことを特徴とするLSI自動設計方法。
IPC (4件)：
G06F 17/50
, H01L 21/82
, H01L 27/04
, H01L 21/822
G06F 15/60 654 G
, G06F 15/60 658 U
, H01L 21/82 C
, H01L 27/04 A
