半導体集積回路の動作合成方法及びその処理システム

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059565
公開番号（公開出願番号）：特開平11-259545
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】テスト容易性の低い論理ブロックを含む半導体集積回路について、設計上の制約条件を満たしつつ、テストを容易化する動作合成方法を提供する。【解決手段】動作記述からレジスタトランスファ記述を生成する半導体集積回路の動作合成において、スケジューリング及びスキャン化するレジスタの候補の抽出まで終わった段階で、テスト容易性を向上させるようにレジスタの移動を行い、これに伴うレジスタとリソース割り付けの再実行を行うことにより、高いテスト容易性を持つ半導体集積回路を得る。前記動作合成方法を用いて、面積や性能等の他の設計上の制約条件を満たす範囲内で最適化処理を行う動作合成システムを提供する。また、スケジューリング及びレジスタとリソース割り付けまで終わった段階でレジスタの移動を行うことによりテスト容易性を向上する処理方法とシステムを提供する。

請求項（抜粋）：

動作レベル記述からレジスタトランスファレベル記述を生成する半導体集積回路の動作合成方法において、スケジューリング後のレジスタトランスファレベル記述に対するテスト容易性の解析結果を用いて、データフローグラフ上で演算処理を実行サイクルを越えて移動させることにより、前記演算処理を実行サイクルを越えて移動させない場合に比べて、設計する論理回路部分の制御性及び観測性を向上させることを特徴とする半導体集積回路の動作合成方法。

IPC (2件)：

G06F 17/50 , G06F 11/22 360

FI (3件)：

G06F 15/60 654 Z , G06F 11/22 360 P , G06F 15/60 654 N

前のページに戻る