特許

J-GLOBAL ID：200903063606841342

半導体装置及びその製造方法

発明者： 白澤 立基
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 柳瀬 睦肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-138539
公開番号（公開出願番号）：特開2003-332568
出願日： 2002年05月14日
公開日（公表日）： 2003年11月21日
要約：

【要約】【課題】微細加工に伴なうSTIと素子領域の境界の形状に関る寄生トランジスタをなくし、設計値との誤差が低減される半導体装置及びその製造方法を提供する。【解決手段】シリコン基板11にトレンチ素子分離による素子分離部、すなわちSTI部18が形成されている。基板11上には、STI部18に囲まれた素子領域のみにゲート酸化膜13と第1のゲート電極部材14が積層されている。そして、STI部18上に延在しつつ第1のゲート電極部材14上に第2のゲート電極部材19が形成されている。これは、ゲート酸化膜13及びその近傍の第1のゲート電極部材14が、STI部18による素子分離以前に形成されたものである理由による。第1、第2のゲート電極部材14,19が実質的なゲート電極20となっている。

請求項（抜粋）：

トレンチ素子分離による素子分離部を有する半導体基板と、前記半導体基板上において前記素子分離部に囲まれた素子領域のみに配されたゲート絶縁膜及び第1のゲート電極部材と、前記素子分離部上に延在すると共に前記第1のゲート電極部材上に配された第2のゲート電極部材と、前記第1、第2のゲート電極部材を実質的なゲート電極とし、このゲート電極を隔てて前記半導体基板上に形成された不純物拡散領域と、を具備したことを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/76 ,  H01L 29/423 ,  H01L 29/49

FI (4件)：

H01L 21/28 301 A ,  H01L 29/78 301 G ,  H01L 21/76 L ,  H01L 29/58 G

Fターム (52件)：

4M104BB01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD43 ,  4M104DD63 ,  4M104DD65 ,  4M104DD84 ,  4M104EE03 ,  4M104EE09 ,  4M104EE16 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH18 ,  5F032AA35 ,  5F032AA44 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA02 ,  5F032DA04 ,  5F032DA22 ,  5F032DA33 ,  5F032DA43 ,  5F032DA80 ,  5F140AA16 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BE03 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF17 ,  5F140BF18 ,  5F140BG08 ,  5F140BG28 ,  5F140BG37 ,  5F140BG38 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK13 ,  5F140CB04 ,  5F140CB10 ,  5F140CE07 ,  5F140CE20 ,  5F140CF04