特許
J-GLOBAL ID：200903063623675758
時間依存性絶縁破損を減少させた半導体デバイス
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-082700
公開番号（公開出願番号）：特開平8-018045
出願日： 1991年04月15日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 時間依存性絶縁破損を減少させた半導体デバイスの提供。【構成】 絶縁されたゲート電界降下トランジスタ等はゲート絶縁体両端の電界の減少に起因する時間依存性絶縁破損寿命を有する。ゲート絶縁体の電界はゲート電圧がその通常の範囲を超過した場合にのみフィールドを制限することによってデバイスの性能を減らすことなく減少される。この電界はゲート絶縁体両端の電圧降下が減少するようポリシリコンゲート電極内の不純物濃度を低下させることによって制限される。デバイスが公称電圧レベルで動作している時にデバイスの性能が減少することを避けるため、固定電荷がゲート電極とゲート絶縁体との間の界面に付加され、そうしてほぼ供給電圧レベルのゲート電極においてその反応が変化し、より高い電圧に対してゲート絶縁体両端の電圧降下があまり増加しないようにする。
請求項（抜粋）：
a) シリコン半導体物質から成り表面隣接領域を有している基層(10)と、b) その基層の前記表面隣接領域を覆うシリコン酸化物から成る絶縁体層(18)と、c) 前記表面隣接領域上方の前記絶縁体層を覆う電極(15)とを備え、前記電極は所定レベル以上のバイアス電圧が前記電極に前記表面隣接領域に関して印加された時に前記絶縁体層両端の電圧降下を減少させるようなレベルに不純物がドープされた半導体物質を備え、反転層が前記電極上の前記バイアス電圧によって前記表面隣接領域に作り出されており、固定電荷が前記絶縁体層及び前記電極の界面に与えられており、前記所定レベルは前記デバイスのための電源電圧とほぼ等しく、そして前記電極は電界降下トランジスタのポリシリコンゲートあるいは電界降下キャパシタのプレートであることを特徴とする半導体デバイス。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 29/78 301 Y
