特許
J-GLOBAL ID：200903063645600433
電子部品実装基板及びその製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
山口 邦夫
, 佐々木 榮二
公報種別：公開公報
出願番号（国際出願番号）：特願2002-162084
公開番号（公開出願番号）：特開2004-014582
出願日： 2002年06月03日
公開日（公表日）： 2004年01月15日
要約：
【課題】ランド部間のソルダレジスト膜と電子部品との間に空隙を配設できるようにすると共に、半田接合工程時に半田ボールの発生を防止できるようにする。【解決手段】電子部品実装用の基板11と、この基板11に設けられた半田付け用の所定の厚みの複数のランド部12A,12Bと、これらのランド部12A,12Bの半田接合領域を除く部分に設けられたソルダレジスト膜13と、この膜13の厚み又は/及びランド部12A,12Bの厚みよりも薄くなされて当該ランド部12A,12B間に設けられたソルダレジスト膜13Aと、この膜13Aを跨ぐように、かつ、当該膜13Aを橋架するようにしてランド部12A,12Bに半田付けされた電子部品14とを備える。ランド部12A,12B間に形成された配線パターン等をソルダレジスト膜13Aにより保護する場合も、電子部品14の自重に起因した半田流出による半田ボールの発生を抑制することができる。【選択図】 図1
請求項（抜粋）：
電子部品実装用の基板と、
前記基板に設けられた半田付け用の所定の厚みの複数の電極と、
前記電極の半田接合領域を除く部分に設けられた第1の半田阻止層と、
前記第1の半田阻止層の厚みよりも薄くなされて当該電極間に設けられた第2の半田阻止層と、
前記第2の半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして前記電極に半田付けされた電子部品とを備えることを特徴とする電子部品実装基板。
IPC (1件)：
FI (1件)：
Fターム (8件)：
5E319AA03
, 5E319AB05
, 5E319AC01
, 5E319AC11
, 5E319CD04
, 5E319CD06
, 5E319GG03
, 5E319GG05
