特許
J-GLOBAL ID：200903063649161116
ICテストシステム
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-127435
公開番号（公開出願番号）：特開平9-311158
出願日： 1996年05月22日
公開日（公表日）： 1997年12月02日
要約：
【要約】【解決課題】 コンパレータにストローブパルスを与え、このストローブパルスの供給タイミングを順次ずらすことによって被測定パルスのパルス幅を測定し、ICテストシステム内の回路の状態を自己チェックする機能を具備したICテストシステムにおいて、被測定パルスのパルス幅がコンパレータの分解能より狭くてもパルス幅を測定可能とした。【解決手段】 被測定パルスの前縁と後縁のタイミングを規定するためのパルスを個別に発生させ、この2個のパルスの立下りのタイミングをコンパレータにより測定し、その測定したタイミングの時間差を算出して被測定パルスのパルス幅を求める。
請求項（抜粋）：
発生タイミングを正確に規定してパルスを出力するストローブパルス発生源と、このストローブパルス発生源から出力されるストローブパルスの印加時点における上記応答出力信号の論理値を取り込むコンパレータとを具備し、上記ストローブパルスの発生タイミングを順次シフトさせて被試験ICの応答出力信号の立上りのタイミング及び立下りのタイミングを検出するパルス波形取込手段と、このパルス波形取込手段を利用してシステム内のユニット間で授受されるパルスのパルス幅を測定し、各ユニットが正常に動作するパルス幅に調整する機能とを具備して構成されるICテストシステムにおいて、上記ユニット間で授受されるパルスのパルス幅を測定するモードでは上記コンパレータの入力側に被測定パルスの前縁と後縁の各タイミングに関連した立下りのタイミングを持つ2個のパルスを生成させ、この2個のパルスの立下りのタイミングを上記パルス波形取込手段を利用して測定し、2個のパルスの立下りの位相差から上記被測定パルスのパルス幅を求めることを特徴としたICテストシステム。
IPC (4件)：
G01R 31/28
, G01R 29/02
, G01R 31/319
, G11C 29/00 303
G01R 31/28 H
, G01R 29/02 D
, G11C 29/00 303 A
, G01R 31/28 B
, G01R 31/28 R
