特許

J-GLOBAL ID：200903063660949744

絶縁ゲート型バイポーラトランジスタの過電流保護回路

発明者： 五十嵐 隆
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-152910
公開番号（公開出願番号）：特開平9-008620
出願日： 1995年06月20日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】薄膜コイルを過電流保護回路に用い、過電流発生時の高いdi/dtによる薄膜コイルに発生する電圧を、IGBTのゲート電圧として利用することで、IGBTを過電流から確実に保護する。【構成】IGBT1のエミッタ端子12に薄膜コイル2の一方の端子とMOSFET3のゲート端子33とが接続し、MOSFET3のソース端子32は薄膜コイル2の他方の端子と接続し、MOSFET3のドレイン端子31は通常のダイオード4のカソード端子42と接続し、このダイオード4のアノード端子41はツェナーダイオード5のアノード端子51と接続し、ツェナーダイオード5のカソード端子52はIGBT1のゲート端子13と接続する。

請求項（抜粋）：

ツェナーダイオードのカソード端子が主回路の絶縁ゲート型バイポーラトランジスタのゲート端子と接続し、ツェナーダイオードのアノード端子がダイオードのアノード端子と接続し、ダイオードのカソード端子がMOSFETのドレイン端子と接続し、MOSFETのゲート端子と主回路の絶縁ゲート型バイポーラトランジスタのエミッタ端子と接続し、このエミッタ端子とMOSFETのソース端子とに両端がそれぞれ接続される薄膜コイルを有することを特徴とする絶縁ゲート型バイポーラトランジスタの過電流保護回路。