特許
J-GLOBAL ID:200903063664321782

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 藤巻 正憲
公報種別:公開公報
出願番号(国際出願番号):特願2002-127326
公開番号(公開出願番号):特開2003-324122
出願日: 2002年04月26日
公開日(公表日): 2003年11月14日
要約:
【要約】【課題】 プロービング時にボンディングパッドの下方に位置する層間絶縁膜にクラックが発生することを防止できる半導体装置及びその製造方法を提供する。【解決手段】 基板上に層間絶縁膜1、配線7、層間絶縁膜8を順次形成する。次に、ドライエッチングにより回路部2にスルーホール10を形成すると共に、ボンディングパッド部3に凹部11を形成する。このとき、スルーホール10は、層間絶縁膜8及び窒化チタン層106を貫通し、アルミニウム層105の上面に達するように形成され、凹部11はスルーホール10よりも深く形成される。次に、スルーホール10内及び凹部11内にタングステンを埋め込み、夫々導電部材13及び補強層14を埋設する。補強層14の厚さは1μm以上とする。次に、層間絶縁膜8上に配線18及びボンディングパッド19を形成し、パッシベーション膜20を成膜し、開口部21を形成してアルミニウム層16を露出させる。
請求項(抜粋):
基板と、この基板上に設けられた層間絶縁膜と、この層間絶縁膜中に埋設されタングステン又はタングステン合金からなり厚さが1μm以上の補強層と、その下面が前記補強層の上面に接しその上面の少なくとも一部が前記層間絶縁膜から露出しているボンディングパッドと、を有することを特徴とする半導体装置。
Fターム (5件):
5F044EE04 ,  5F044EE06 ,  5F044EE11 ,  5F044EE13 ,  5F044EE21

前のページに戻る