特許

J-GLOBAL ID：200903063684943593

過電流検出回路

発明者： 中森 昭
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-023855
公開番号（公開出願番号）：特開2000-221220
出願日： 1999年02月01日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】負荷電流を通電するパワースイッチング素子を小型化できる過電流検出回路を提供すること。【解決手段】電池21に、第1抵抗22を接続し、第1抵抗22の他方と電流源25を接続し、この電流源25をグランド29に接続し、電池21に第2抵抗23を接続し、第2抵抗23の他方に第3抵抗27とPMOS26のソースを接続し、このPMOS26のゲートとパワースイッチング素子のPMOS200のゲートに接続し、PMOS26のドレインをPMOS200のドレインに接続し、第3抵抗27と第4抵抗28の接続し、第4抵抗28をグランド29に接続し、第1抵抗22と電流源25の接続点を比較器24のマイナス入力24bに接続し、第3抵抗27と第4抵抗28の接続点を比較器24のプラス入力24aに接続し、比較器24の出力24cの信号で、PMOS200に流れる過電流を検出することで、PMOS200の小型化を図る。

請求項（抜粋）：

pチャネル型のパワースイッチング素子を駆動する電源回路に含まれる過電流検出回路において、電源の高電位側に第1抵抗の一方を接続し、該第1抵抗の他方と電流源の一方を接続し、該電流源の他方を電源のグランド側に接続し、電源の高電位側に第2抵抗の一方を接続し、該第2抵抗の他方と、第3抵抗の一方およびpチャネルMOSFETのソースをそれぞれ接続し、該pチャネルMOSFETのゲートと前記パワースイッチング素子のゲートを接続し、pチャネルMOSFETのドレインと前記パワースイッチング素子のドレインを接続し、第3抵抗の他方と第4抵抗の一方を接続し、第4抵抗の他方を電源のグランド側に接続し、第1抵抗と電流源の接続点にpチャネル入力で構成されたオペアンプのマイナス入力を接続し、第3抵抗と第4抵抗の接続点を該オペアンプのプラス入力に接続し、該オペアンプの出力信号で、前記パワースイッチング素子に流れる過電流を検出することを特徴とする過電流検出回路。

IPC (2件)：

G01R 19/165 ,  H02M 3/155

FI (2件)：

G01R 19/165 L ,  H02M 3/155

Fターム (27件)：

2G035AA00 ,  2G035AA17 ,  2G035AA20 ,  2G035AB03 ,  2G035AC02 ,  2G035AC16 ,  2G035AD02 ,  2G035AD03 ,  2G035AD10 ,  2G035AD11 ,  2G035AD13 ,  2G035AD20 ,  2G035AD23 ,  2G035AD56 ,  5H730AA15 ,  5H730AA20 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730EE08 ,  5H730EE10 ,  5H730EE14 ,  5H730FD01 ,  5H730FG05 ,  5H730XX15 ,  5H730XX26 ,  5H730XX31