特許
J-GLOBAL ID：200903063686759390

半導体装置の製造方法

発明者：
奥田 秀一

奥田 秀一 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-180662
公開番号（公開出願番号）：特開2007-005368
出願日： 2005年06月21日
公開日（公表日）： 2007年01月11日
要約：
【課題】 半導体装置の性能の向上を図る。【解決手段】 半導体基板1fの主面1aに形成した第1メタル膜1hおよび裏面1bに形成した第2メタル膜1jそれぞれの上に、両面同時に無電解のNiめっき膜1pと無電解のAuめっき膜1qを順次形成することにより、半導体基板1fの主面1aと裏面1bの両面において半田接続を可能にすることができる。これにより、大電流が流れる主面1a側のソース電極1cにおいても半田を介してリードと接続することができ、寄生抵抗、寄生インダクタンスおよび熱抵抗を下げることができる。その結果、半導体装置6の性能の向上を図ることができる。【選択図】 図3
請求項（抜粋）：
(a)主面と、前記主面と対向する裏面とを有する半導体基板を準備する工程と、 (b)前記半導体基板に半導体素子を形成する工程と、 (c)前記半導体基板の前記主面に、Alを主成分とし、かつ前記半導体素子と電気的に接続する第1メタル膜を形成する工程と、 (d)前記半導体基板の前記裏面に、第1Al層/Ti層/第2Al層からなる第2メ タル膜を、前記第1Al層の厚さ<前記第2Al層の厚さとなるように形成する工程と、 (e)前記第2メタル膜を熱処理する工程と、 (f)前記第1および第2メタル膜上に無電解のNiめっき膜を形成する工程と、 (g)前記主面と裏面の前記Niめっき膜上に無電解のAuめっき膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/43 ,  H01L 21/28 ,  H01L 29/417
FI (3件)：
H01L29/46 ,  H01L21/28 301R ,  H01L29/50 M
Fターム (17件)：
4M104AA01 ,  4M104BB02 ,  4M104BB03 ,  4M104BB21 ,  4M104CC01 ,  4M104DD16 ,  4M104DD34 ,  4M104DD37 ,  4M104DD53 ,  4M104DD78 ,  4M104DD84 ,  4M104FF17 ,  4M104GG09 ,  4M104GG18 ,  4M104HH05 ,  4M104HH16 ,  4M104HH20
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM