特許
J-GLOBAL ID：200903063689391319
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106194
公開番号（公開出願番号）：特開平5-283613
出願日： 1992年03月30日
公開日（公表日）： 1993年10月29日
要約：
【要約】 (修正有)【目的】 キャパシタの利用効率が向上し、且つ、該キャパシタに並設されるトランジスタにパンチスルーが発生しない高性能且つ高信頼性の半導体装置とその製造方法を得る。【構成】 半導体基板1の拡散層2aに接合するように、最下層のポリシリコン層5aを形成し、次いで、高融点金属層5b,ポリシリコン層5cを順次形成し、これら3層を所定幅に規定した後、半導体基板1の全面にポリシリコン膜を形成し、異方性エッチングを全面に施してエッチバックし、サイドウォール5dを形成してストレージノード(下部電極)5を得る。そして、このストレージノード(下部電極)5上に誘電体膜6及びポリシリコン膜からなるセルプレート(上部電極)7を順次形成し、キャパシタを構成する。
請求項（抜粋）：
その表面に拡散層が形成された半導体基板上に、上層のセルプレートと下層のストレージノードとこれら2層間に挟まれた誘電体膜とから構成されるキャパシタが配設されている半導体装置において、上記ストレージノードが、高融点金属と高融点金属シリサイドの両方或いは何れか一方からなる金属層と、該金属層を挟む上下2層のポリシリコン層とから構成されていることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 27/10 325 C
, H01L 27/10 325 M
