特許

J-GLOBAL ID：200903063702373023

薄膜キャパシタおよびその製造方法

発明者： 佐野 賢也 ,  尾原 亮一 ,  川久保 隆
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-280354
公開番号（公開出願番号）：特開2001-102544
出願日： 1999年09月30日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 下部電極とバッファー層との界面における荒れや剥離を防止し、優れたキャパシタ特性を有し、高い信頼性を有する薄膜キャパシタおよびその製造方法を提供することを目的とする。【解決手段】 半導体基板上に形成された、バリア層2、下部電極層4、誘電体薄膜5、および上部電極層6を具備し、バリア層2と下部電極層4の間にアナターゼ構造を主体とする酸化物を含むバッファ層3を介在させたことをことを特徴とする。

請求項（抜粋）：

半導体基板上に形成された、バリア層、下部電極層、誘電体薄膜、および上部電極層を具備し、バリア層と下部電極層の間にアナターゼ構造を主体とする酸化物を含むバッファ層を介在させたことを特徴とする薄膜キャパシタ。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451

FI (5件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 621 C

Fターム (19件)：

5F038AC05 ,  5F038AC14 ,  5F038DF05 ,  5F038EZ14 ,  5F083AD31 ,  5F083AD49 ,  5F083FR01 ,  5F083GA25 ,  5F083HA08 ,  5F083JA13 ,  5F083JA14 ,  5F083JA39 ,  5F083JA40 ,  5F083JA45 ,  5F083MA06 ,  5F083MA17 ,  5F083PR22 ,  5F083PR25 ,  5F083PR40