特許
J-GLOBAL ID：200903063705419288
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-225143
公開番号（公開出願番号）：特開平11-068542
出願日： 1997年08月21日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 従来と同様な構造の基本セルを用いつつ、消費電力を低減できる半導体装置を提供する。【解決手段】 本発明の半導体装置は、2種類の基本単位を所定の順序でアレイ状に配置したものであり、各基本単位はいずれも、従来と同じ構造の2つの基本セル1a,1b と、これら基本セル1a,1b 間に配置されるサブ領域2′とで構成される。基本セル1a,1b 内のサブ領域2′には、基本セル内のNチャネルトランジスタQ1,Q2とPチャネルトランジスタQ3,Q4のそれぞれに対応して、合計4つの小サイズのトランジスタQ5〜Q8が設けられている。一方、基本セル1a,1b 内のサブ領域2′には、その両側に配置された基本セル1a,1b のいずれか一方に対応して、基本セル1a,1b 内のトランジスタよりも小さいサイズのNチャネルトランジスタQ9とPチャネルトランジスタQ10が1個ずつ設けられている。
請求項（抜粋）：
未配線のトランジスタを含んで構成される複数の基本セルと、これら基本セル間に配置され、電源端子あるいは接地端子と導通を取るためのコンタクトホールを形成可能なサブ領域とを備えた半導体装置において、前記サブ領域内に、前記基本セル内のトランジスタよりもサイズの小さいトランジスタを形成したことを特徴とする半導体装置。
引用特許：
前のページに戻る
