状態遷移時間制御型差動出力回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：寒川誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-039423
公開番号（公開出願番号）：特開平7-249975
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】状態遷移時間制御型差動出力回路に関し、状態遷移時間を制御することによって、対ノイズ特性を向上する改良である。【構成】 TR2のゲートとTR3のゲートとが接続されて信号Cが入力され、TR1のゲートとTR4のゲートとが接続されて反転信号XCが入力され、TR1のソースとTR2のドレインとが接続されて信号Dを出力し、TR3のソースとTR4のドレインとが接続されて反転信号XDを出力し、TR1のドレインとTR3のドレインとが正側電源に接続され、TR2のソースとTR4のソースとが負側電源に接続される状態遷移時間制御回路4と、TR5のドレインから出力Xを出力し、TR6のドレインから反転出力XXを出力し、TR5のソースとTR6のソースとが負側電源に接続されるオープンドレイン型差動出力バッファ対5とよりなる状態遷移時間制御型差動出力回路である。

請求項（抜粋）：

第2のP型MOSトランジスタ(TR2)のゲートと第3のP型MOSトランジスタ(TR3)のゲートとが接続された箇所に信号Cが入力され、第1のP型MOSトランジスタ(TR1)のゲートと第4のP型MOSトランジスタ(TR4)のゲートとが接続された箇所に信号Cの反転信号XCが入力され、前記第1のP型MOSトランジスタ(TR1)のソースと前記第2のP型MOSトランジスタ(TR2)のドレインとが接続された箇所から信号Dを出力し、前記第3のP型MOSトランジスタ(TR3)のソースと前記第4のP型MOSトランジスタ(TR4)のドレインとが接続された箇所から信号Dの反転信号XDを出力し、前記第1のP型MOSトランジスタ(TR1)のドレインと前記第3のP型MOSトランジスタ(TR3)のドレインとが正側電源に接続され、前記第2のP型MOSトランジスタ(TR2)のソースと前記第4のP型MOSトランジスタ(TR4)のソースとが負側電源に接続されてなる状態遷移時間制御回路(4)と、第1のN型MOSトランジスタ(TR5)のゲートに前記信号Dが入力され、第2のN型MOSトランジスタ(TR6)のゲートに前記信号XDが入力され、前記第1のN型MOSトランジスタ(TR5)のドレインから出力Xを出力し、前記第2のN型MOSトランジスタ(TR6)のドレインから出力Xの反転出力XXを出力し、前記第1のN型MOSトランジスタ(TR5)のソースと前記第2のN型MOSトランジスタ(TR6)のソースとが負側電源に接続されてなるオープンドレイン型差動出力バッファ対(5)とよりなることを特徴とする状態遷移時間制御型差動出力回路。

前のページに戻る