特許

J-GLOBAL ID：200903063768569476

半導体装置の製造方法

発明者： 浅野 雅朗
出願人/特許権者： 大日本印刷株式会社
代理人 (1件)： 志村 浩
公報種別：公開公報
出願番号（国際出願番号）：特願平4-343463
公開番号（公開出願番号）：特開平6-168874
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】 プロセス途中で、基板をチャンバ外に取り出すことなく、半導体装置を製造することができる方法を提供する。【構成】 基板上に所定の材料からなる膜を形成させる成膜工程を行うための成膜用チャンバAと、この成膜工程によって形成された膜上にエッチングレートの異なる別な化合物からなるパターンを形成するパターニング工程を行うためのパターニング用チャンバBと、このパターニング工程によって形成されたパターンに応じて膜を部分的に除去するエッチング工程を行うためのエッチング用チャンバCと、の3種類のチャンバを用意し、基板1を外気に触れさせることなくこの3種類のチャンバ間で移動させ、基板1上に複数の層を形成する。

請求項（抜粋）：

基板上に複数の層を形成してなる半導体装置を製造する方法であって、基板上に所定の材料からなる膜を形成させる成膜工程を行うための成膜用チャンバと、前記成膜工程によって形成された膜上にエッチングレートの異なる別な化合物からなるパターンを形成するパターニング工程を行うためのパターニング用チャンバと、前記パターニング工程によって形成されたパターンに応じて膜を部分的に除去するエッチング工程を行うためのエッチング用チャンバと、の3種類のチャンバを用意し、前記基板を外気に触れさせることなく前記3種類のチャンバ間で移動させ、前記基板上に複数の層を形成させることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/20 ,  H01L 21/285 ,  H01L 21/302 ,  H01L 21/68 ,  H01L 29/40 ,  H01L 29/784