特許
J-GLOBAL ID：200903063781365561
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-060522
公開番号（公開出願番号）：特開平6-275618
出願日： 1993年03月19日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 2層配線構造の半導体素子において、1層目のAl配線の表面を、TiとTiNで覆うことにより、スルーホール形成時のAl系ポリマーの発生をなくす。【構成】 1層目配線として形成されたAl合金膜3の表面をTi膜10とTiN膜で覆うことにより、スルーホール6を形成する時に発生するAl系のポリマー6を防止する。同時にフォトレジスト12を除去する際の有機アルカリによるAl合金膜3の腐食を防止する。また、1層目配線3と2層目配線7との間に生じる接触工程も低く抑える。
請求項（抜粋）：
2層配線構造を有する半導体素子において、1層目の配線を形成する工程において、Al合金層含むバリアメタル層をスパッタリングもしくはCVD法で形成した後、スパッタリングにて、Ti層(500Å)とTIn層(1000Å)を形成する工程と、上記、配線層をパターニングした後、層間絶縁膜層を形成する工程と、上記層間絶縁膜層に、1層目配線と2層目配線とを導通させるために、接続孔を開孔する工程を特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/302
