特許
J-GLOBAL ID：200903063794332832
デジタル信号受信用の同期信号検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-342392
公開番号（公開出願番号）：特開平6-085775
出願日： 1992年12月22日
公開日（公表日）： 1994年03月25日
要約：
【要約】 (修正有)【目的】 エラーが多少存在しても、同期信号を発生させるデジタル信号受信用の信号検出回路を提供する。【構成】 デジタル信号受信用の同期信号検出回路内、偶数フレーム同期信号検出部は、入力信号をシフトするシフトレジスタと、その並列出力端に連結され、出力データとそれに対応する固定データを排他論理和させる複数のゲートからなるゲート群と、このゲートの出力端に連結され出力電圧を合算させるための複数の抵抗からなる抵抗群と、合算出力電圧と基準電圧とを比較して出力する比較器とを含み、奇数フレーム同期信号検出部は偶数フレーム同期信号の構成と同一である。各奇数及び偶数フレーム同期信号検出部から出力される電圧値は基準電圧と比較され、エラービット数を問わず同期と認められる。検出された奇数及び偶数フレーム同期信号は論理和され、完全なフレーム同期信号を出力する。
請求項（抜粋）：
入力されるデジタル信号のエラービット数に応じて値を異にする第1合算出力電圧を得るための第1合算手段と、前記第1合算手段の電圧値が第1所定レベル以上となれば前記エラービット数に係わらず前記第1合算手段の電圧値を同期と認められるようにするための第1同期信号認識手段とからなる偶数フレーム同期検出手段と、前記入力されるデジタル信号の反転信号が印加され、そのエラービット数に応じて値を異にする第2合算出力電圧を得るための第2合算手段と、前記第2合算出力の電圧値が第2レベル以上となれば前記エラービット数に係わらず前記第2合算手段の電圧値を同期と認められるようにするための第2同期認識手段とからなる奇数フレーム同期検出手段と、前記偶数フレーム同期検出手段の出力と前記奇数フレーム同期検出手段の出力とを論理演算してフレーム同期信号を発生するための論理演算手段とを備えることを特徴とするデジタル信号受信用の同期信号検出回路。
IPC (3件)：
H04J 3/06
, H04L 7/00
, H04L 7/04
