特許

J-GLOBAL ID：200903063822003408

半導体装置の製造方法

発明者： 井筒 康文 ,  平野 幹二 ,  中尾 圭策
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-145281
公開番号（公開出願番号）：特開平11-340419
出願日： 1998年05月27日
公開日（公表日）： 1999年12月10日
要約：

【要約】【課題】 容量絶縁膜に対する熱処理の温度を高くしても、集積回路部の特性の劣化及び導電性材料の酸化等の弊害が起きないようにして、信頼性に優れた半導体装置が得られるようにする。【解決手段】 第1の基板100の上に剥離膜101を介して、下部電極103、強誘電体膜又は高誘電体膜からなる容量絶縁膜107、上部電極110及び素子分離溝111を形成した後、プラグ112、第1及び第2のマイクロバンプ113a、113bを形成して容量素子部115を得る。第2の基板120上に、第1の不純物拡散層121a、第2の不純物拡散層121b、ゲート絶縁膜122、ゲート電極123、第1〜第3の金属配線126a〜126cを形成して集積回路部130を得る。第1の基板100と第2の基板120とを接着剤131により互いに接合した後、剥離膜101を除去して、第1の基板100を容量素子部115から分離する。

請求項（抜粋）：

第1の基板上に、剥離可能な剥離膜を介して、強誘電体膜又は高誘電体膜からなる容量絶縁膜を有する容量素子部を形成する容量素子部形成工程と、第2の基板上に集積回路部を形成する集積回路部形成工程と、前記容量素子部が形成された第1の基板と前記集積回路部が形成された第2の基板とを、前記容量素子部と前記集積回路部とが電気的に接続されるように接合する接合工程と、前記剥離膜を除去することにより、前記第1の基板を前記容量素子部から分離する基板分離工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/04 ,  H01L 21/822