特許
J-GLOBAL ID:200903063825339121
半導体装置およびその作製方法
発明者:
,
,
,
出願人/特許権者:
,
公報種別:公開公報
出願番号(国際出願番号):特願平11-360882
公開番号(公開出願番号):特開2001-177101
出願日: 1999年12月20日
公開日(公表日): 2001年06月29日
要約:
【要約】【課題】 複数の成膜室を必要とせず、ガラス基板上に窒化シリコン膜と酸化シリコン膜との積層膜を短時間で形成する手段を提供する。【解決手段】 薄膜トランジスタの半導体層13と基板11との間に、NまたはOの組成比が連続的に変化している酸窒化珪素膜12を含む積層膜を同一チャンバーで形成することによってTFTの電気特性を向上させる。
請求項(抜粋):
薄膜トランジスタを有する半導体装置であって、基板に接して絶縁膜と、前記絶縁膜上に接して半導体膜とを有し、前記絶縁膜は、膜中のSiの濃度に対するNの濃度比が0.3以上1.6以下の範囲内において連続的に変化している酸窒化シリコン膜であることを特徴とする半導体装置。
IPC (2件):
H01L 29/786
, G02F 1/1368
FI (2件):
H01L 29/78 626 C
, G02F 1/136 500
Fターム (72件):
2H092HA28
, 2H092JA25
, 2H092JA33
, 2H092JA35
, 2H092JA39
, 2H092JA43
, 2H092JA44
, 2H092KA05
, 2H092KA12
, 2H092KA18
, 2H092KB25
, 2H092MA05
, 2H092MA07
, 2H092MA08
, 2H092MA17
, 2H092MA27
, 2H092MA30
, 2H092MA37
, 2H092NA18
, 2H092NA24
, 2H092NA27
, 2H092RA05
, 5F110AA14
, 5F110AA21
, 5F110AA26
, 5F110BB01
, 5F110BB04
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110DD25
, 5F110EE04
, 5F110EE27
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG03
, 5F110GG04
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG25
, 5F110GG33
, 5F110HJ01
, 5F110HJ04
, 5F110HJ18
, 5F110HJ22
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL12
, 5F110HL23
, 5F110HM15
, 5F110NN02
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN55
, 5F110NN72
, 5F110PP03
, 5F110PP10
, 5F110PP34
, 5F110QQ04
, 5F110QQ09
, 5F110QQ28
引用特許:
審査官引用 (5件)
-
特開昭56-111258
-
特開平4-012330
-
特開平2-139929
全件表示
前のページに戻る