特許
J-GLOBAL ID:200903063831946714

演算装置

発明者:
出願人/特許権者:
代理人 (1件): 高矢 諭 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-184608
公開番号(公開出願番号):特開平7-044533
出願日: 1993年07月27日
公開日(公表日): 1995年02月14日
要約:
【要約】【目的】 種々のビット長の演算に際して、ハードウェア資源をより有効に活用し、演算速度の向上を図る。【構成】 それぞれ8ビットの乗算器M11〜M13、M21〜M23及びM31〜M33を用いて、24ビットのデータDAと24ビットのデータDBとの乗算を行う。又、マルチプレクサS1を切り換えることで、前記データDAの0〜7ビットと前記データDBの0〜7ビットとの前記乗算器M11での乗算と、前記データDAの8〜15ビットと前記データDBの8〜15ビットとの前記乗算器M22での乗算と、前記データDAの16〜23ビットと前記データDBの16〜23ビットとの前記乗算器M33での乗算とを、同時並行演算することができる。短ビットの時には同時並行演算することで、演算速度を向上する。
請求項(抜粋):
それぞれが所定ビット幅の同一演算を行う複数の演算器と、入力される複数の信号から択一選択するマルチプレクサを用いながら、少なくとも2つ以上の動作モードについての指定選択入力に応じて、複数の前記演算器の編成接続を変更し、これによって、演算装置全体として行われる同時並行演算の数を変更、又、同時並行演算されるそれぞれの演算のビット長を変更する編成接続変更回路とを備えたことを特徴とする演算装置。
IPC (4件):
G06F 17/16 ,  G06F 7/00 ,  G06F 9/305 ,  G06F 9/38 370
FI (3件):
G06F 15/347 S ,  G06F 7/00 101 V ,  G06F 9/30 340 E

前のページに戻る