特許

J-GLOBAL ID：200903063832820811

発振回路

発明者： 中 村 則 男 ,  橋 本 勝
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-076605
公開番号（公開出願番号）：特開2001-267888
出願日： 2000年03月17日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 電源電圧の影響を受けない発振周波数を得ることを可能にするとともに、電源電圧が低いシステムに用いても信頼性の低下を可及的に防止することを可能にする。【解決手段】 電源電圧に実質的に比例した第1および第2の電圧を発生する電圧発生部1と、電源電圧に実質的に比例した第1および第2の電流を設定する電流設定部2と、コンデンサ7が接続され、コンデンサが第1および第2の電流で充放電されることで上昇または下降する電圧を発生するノードと、第1の電圧とコンデンサが接続されたノードの電圧とを比較する第1のコンパレータ3a、および第2の電圧とコンデンサが接続されたノードの電圧とを比較する第2のコンパレータ3bを有するコンパレータ部3と、第1のコンパレータの出力によりセットされ、第2のコンパレータの出力によりリセットされるセット/リセット回路5と、セット/リセット回路の出力に応じて切換動作して、コンデンサに第1の電流を供給するか、またはコンデンサから第2の電流を引き抜く電流スイッチ回路6と、を備えている。

請求項（抜粋）：

電源電圧に実質的に比例した第1および第2の電圧を発生する電圧発生部と、前記電源電圧に実質的に比例した第1および第2の電流を設定する電流設定部と、コンデンサが接続され、前記コンデンサが前記第1および第2の電流で充放電されることで上昇または下降する電圧を生成するノードと、前記第1の電圧と前記コンデンサが接続されたノードの電圧とを比較する第1のコンパレータ、および前記第2の電圧と前記コンデンサが接続されたノードの電圧とを比較する第2のコンパレータを有するコンパレータ部と、前記第1のコンパレータの出力によりセットされ、前記第2のコンパレータの出力によりリセットされるセット/リセット回路と、前記セット/リセット回路の出力に応じて切換動作して、前記コンデンサに前記第1の電流を供給するか、または前記コンデンサから前記第2の電流を引き抜く電流スイッチ回路と、を備えたことを特徴とする発振回路。

IPC (3件)：

H03K 3/0231 ,  H03B 5/04 ,  H03B 5/26

FI (3件)：

H03B 5/04 G ,  H03B 5/26 Z ,  H03K 3/023 A

Fターム (17件)：

5J043AA02 ,  5J043AA26 ,  5J043EE01 ,  5J043FF04 ,  5J043FF05 ,  5J043GG06 ,  5J081AA08 ,  5J081CC18 ,  5J081CC34 ,  5J081DD04 ,  5J081DD15 ,  5J081EE03 ,  5J081FF08 ,  5J081FF10 ,  5J081LL05 ,  5J081MM01 ,  5J081MM02

引用特許：

審査官引用 (2件)

• 発振回路
  公報種別：公開公報   出願番号：特願平7-276069   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 発振回路及びそれを利用したPLL回路
  公報種別：公開公報   出願番号：特願平8-125528   出願人：富士通株式会社