特許
J-GLOBAL ID：200903063832854716
自動利得制御回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 進
公報種別：公開公報
出願番号（国際出願番号）：特願平9-234988
公開番号（公開出願番号）：特開平11-075112
出願日： 1997年08月29日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 AGCのゲインが不安定なことにより生じる画像のシェーディングを防止する。【解決手段】 映像信号の輝度平均値が所定の値になるように制御する自動利得制御回路は、プリプロセス回路3の内部のアナログAGC回路11と、デジタル信号処理回路5の内部の演算回路13とから構成される。演算回路13は、RGBの映像信号をサンプリングし、各フィールドごとにR,G,Bの平均値を求めてこれらの値から輝度信号平均値Yを演算し、アナログAGC回路11は、この輝度信号平均値Yに従って増幅率を変化させて自動利得制御を行う。ここで、演算回路13において映像信号の垂直帰線期間(OB部)に入ってすぐのタイミングに合わせて輝度信号平均値Yの演算を行い、アナログAGC回路11内部の増幅率を次フレームの画像が始まるまでに充分に安定させるようにする。
請求項（抜粋）：
映像信号の輝度平均値が所定の値になるように制御する自動利得制御回路において、前記映像信号の垂直同期信号と同期して自動利得制御を行うことを特徴とする自動利得制御回路。
IPC (2件)：
FI (2件)：
前のページに戻る
