特許
J-GLOBAL ID：200903063838546762

画像処理装置

発明者：
成田 篤史

成田 篤史 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-229848
公開番号（公開出願番号）：特開2001-051668
出願日： 1999年08月16日
公開日（公表日）： 2001年02月23日
要約：
【要約】【課題】 処理の高速化を図れる画像処理装置を提供することを目的とする。【解決手段】 マトリクス状に配置された複数の画素の色をそれぞれ示す複数の第1の画素データを含む表示データを記憶し、複数の第1の画素データを同時に書き込み可能なDRAM147を有する。メモリコントローラ350,360,370,380には、前記同時に書き込まれる前記複数の第1の画素データのそれぞれに対応して設けられ、対応する第2の画素データが示す色と書き込みアドレスに記憶されている第3の画素データが示す色とを所定の混合比で混合して新たな色を生成するための色混合処理を、前記第2の画素データおよび前記第3の画素データを用いて行って前記新たな色を示す前記第1の画素データを生成する複数の画素データ生成回路が組み込まれている。
請求項（抜粋）：
マトリクス状に配置された複数の画素の色をそれぞれ示す複数の画素データを含む表示データを記憶し、複数の前記画素データを同時に書き込み可能な記憶回路と、前記記憶回路に同時に書き込まれる複数の画素データのそれぞれに対応して設けられ、対応する前記画素データを書き込む前記記憶回路の記憶領域内のアドレスである書き込みアドレスをそれぞれ生成する複数のアドレス生成回路と、前記複数の画素データを、前記記憶領域内の前記書き込みアドレスにそれぞれ書き込む書き込み回路とを有する画像処理装置。
IPC (11件)：
G09G 5/00 550 ,  G09G 5/00 ,  G09G 5/00 530 ,  G06F 12/02 580 ,  G06F 12/06 525 ,  G06T 1/60 ,  G06T 1/20 ,  G06T 11/00 ,  G06T 15/40 ,  G06T 15/00 ,  G09G 5/02
FI (11件)：
G09G 5/00 550 T ,  G09G 5/00 550 P ,  G09G 5/00 530 A ,  G06F 12/02 580 G ,  G06F 12/06 525 A ,  G09G 5/02 B ,  G06F 15/64 450 G ,  G06F 15/66 K ,  G06F 15/72 310 ,  G06F 15/72 420 ,  G06F 15/72 450 A
Fターム (47件)：
5B047AA07 ,  5B047AA12 ,  5B047AB04 ,  5B047EA07 ,  5B047EB05 ,  5B047EB12 ,  5B057CA01 ,  5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB12 ,  5B057CB16 ,  5B057CC03 ,  5B057CE17 ,  5B057CH04 ,  5B057CH09 ,  5B057CH11 ,  5B060AB07 ,  5B060AC13 ,  5B060AC20 ,  5B060GA08 ,  5B060GA16 ,  5B080AA13 ,  5B080AA19 ,  5B080CA03 ,  5B080CA09 ,  5B080DA07 ,  5B080DA08 ,  5B080FA03 ,  5B080FA07 ,  5B080FA15 ,  5B080GA02 ,  5B080GA22 ,  5B080GA26 ,  5C082AA01 ,  5C082AA36 ,  5C082BA12 ,  5C082BA46 ,  5C082BB15 ,  5C082BB22 ,  5C082CA12 ,  5C082CA51 ,  5C082DA54 ,  5C082DA57 ,  5C082DA64 ,  5C082DA67 ,  5C082MM02
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM