半導体装置およびその製造方法

発明者： , , , , , ,
出願人/特許権者： ,
代理人 (1件)：速水進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-154268
公開番号（公開出願番号）：特開2005-340329
出願日： 2004年05月25日
公開日（公表日）： 2005年12月08日
要約：

【課題】高誘電率膜を含むN型MOSFETおよびP型MOSFETを備えた半導体装置において、閾値電圧を安定的に低下させるとともに、MOSFET特性を向上させる。【解決手段】半導体装置100は、シリコン基板102と、シリコン基板102上に形成された高濃度高誘電率膜108bおよび多結晶シリコン膜114を含むN型MOSFET118と、シリコン基板102上に、N型MOSFET118に並置して形成された低濃度高誘電率膜108aおよび多結晶シリコン膜114とを含むP型MOSFET120と、を備える。低濃度高誘電率膜108aおよび低濃度高誘電率膜108aは、HfおよびZrからなる群から選択される一または二以上の金属元素を含む。低濃度高誘電率膜108aにおける上記金属元素の濃度は、高濃度高誘電率膜108bにおけるものよりも低い。【選択図】図1

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成され、HfおよびZrからなる群から選択される一または二以上の金属元素を含む第一の高誘電率膜により構成された第一のゲート絶縁膜と、前記第一のゲート絶縁膜上に、前記第一の高誘電率膜に接して設けられた多結晶シリコン膜により構成された第一のゲート電極と、を含むN型MOSFETと、前記半導体基板上に、前記N型MOSFETに並置して形成され、HfおよびZrからなる群から選択される一または二以上の金属元素を含む第二の高誘電率膜により構成された第二のゲート絶縁膜と、前記第二のゲート絶縁膜上に、前記第二の高誘電率膜に接して設けられた多結晶シリコン膜により構成された第二のゲート電極と、を含むP型MOSFETと、を備え、前記第二の高誘電率膜において、少なくとも前記多結晶シリコン膜と接する界面における前記金属元素の濃度が、前記第一の高誘電率膜の前記多結晶シリコン膜と接する界面における前記金属元素の濃度よりも低いことを特徴とする半導体装置。

IPC (3件)：

H01L21/8238 , H01L27/092 , H01L29/78

FI (2件)：

H01L27/08 321D , H01L29/78 301G

Fターム (35件)：

5F048AA07 , 5F048AC03 , 5F048BA01 , 5F048BB06 , 5F048BB07 , 5F048BB11 , 5F048BB17 , 5F048BC06 , 5F048BE03 , 5F048BG12 , 5F048BG13 , 5F048DA23 , 5F140AA06 , 5F140AB03 , 5F140BA01 , 5F140BD01 , 5F140BD05 , 5F140BD09 , 5F140BD13 , 5F140BD15 , 5F140BD17 , 5F140BE07 , 5F140BE09 , 5F140BE10 , 5F140BE15 , 5F140BE17 , 5F140BF01 , 5F140BF04 , 5F140BG08 , 5F140BG32 , 5F140BG38 , 5F140BG53 , 5F140BH21 , 5F140BK12 , 5F140BK21

引用特許：

出願人引用 (1件)

半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願2001-082614 出願人：三菱電機株式会社

審査官引用 (5件)

半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願2001-082614 出願人：三菱電機株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2004-023477 出願人：株式会社半導体先端テクノロジーズ
半導体装置
公報種別：公開公報出願番号：特願2002-261896 出願人：株式会社日立製作所

全件表示

前のページに戻る