特許
J-GLOBAL ID：200903063864312699
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-274678
公開番号（公開出願番号）：特開平5-081899
出願日： 1991年09月24日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】 一対のビット線に対し、複数のワード線のデータを同時に短時間でテストすることができ、装置を安価に製造できる半導体記憶装置を得ること。【構成】 テストモード時に一対のビット線BL,/BLに対し、ワード線選択回路5により複数のワード線WL0 〜WL3 を選択することにより、メモリセルMC0 〜MC3 が選択されてビット線BL上に読み出されたメモリセルMC0 〜MC3 の合計されたデータと,レベル選択回路1により選択された、比較レベル発生回路2から出力された比較レベルとをセンスアンプ3により比較し増幅し、上記メモリセルMC0 〜MC3 の良,不良をラインテストレジスタ4により判定するようにした。
請求項（抜粋）：
データを記憶するためのメモリセル群と,該メモリセル群のデータを入出力する複数の一対のビット線と,該ビット線に属するメモリセルを選択するためのワード線とを備えた半導体記憶装置において、該ワード線を複数選択するワード線選択手段と、上記一対のビット線に対し、上記ワード線選択手段により複数のワード線を選択することにより複数のメモリセルが選択されてビット線に読み出された複数のメモリセルの合計されたデータを同時にテストするテスト手段とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
