特許

J-GLOBAL ID：200903063866211245

FETバラン回路

発明者： 伊藤 順治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-366614
公開番号（公開出願番号）：特開2000-269783
出願日： 1999年12月24日
公開日（公表日）： 2000年09月29日
要約：

【要約】 (修正有)【課題】 正電源のみを使用したFETバラン回路を提供し、FETバラン回路を有する装置の小型化を図る。【解決手段】 FETバラン回路において、正電源5の電圧は、2つの電圧分割用抵抗13、14により抵抗分割される。第1のFET1のゲートは、抵抗15を介して前記抵抗分割された正の電圧がバイアスされる。第2のFET2のゲートは、AC接地用コンデンサ11を介して接地されると共に、抵抗16を介して前記抵抗分割された正の電圧がバイアスされる。従って、第3のFET7のゲート及びソースの電位を負電位に設定する必要がなく、そのゲートを接地し、そのソースをバイアス抵抗12を経て接地できる。従って、第3のFET7用の負電源が不要になり、正電源5のみを使用して、入力端子6に入力される単相信号を2つの出力端子9、10の差動信号に変換できる。

請求項（抜粋）：

入力端子に入力される単相信号を差動信号に変換し、この差動信号を第1及び第2の出力端子から出力するFETバラン回路であって、ドレインが正電源及び前記第1の出力端子に接続され、ゲートが前記入力端子に接続された第1のFETと、ドレインが前記正電源及び前記第2の出力端子に接続された第2のFETと、前記第2のFETのゲートに一端が接続され、他端が接地されたAC接地用コンデンサと、ドレインが前記第1のFETのソース及び前記第2のFETのソースに接続され、ゲートが接地された第3のFETとを備えたことを特徴とするFETバラン回路。

IPC (2件)：

H03H 11/32 ,  H03F 3/45

FI (2件)：

H03H 11/32 ,  H03F 3/45 Z

引用特許：

審査官引用 (3件)

• 不平衡-平衡変換回路
  公報種別：公開公報   出願番号：特願平9-011423   出願人：株式会社村田製作所
• 特公平4-056513
  
• 特開昭63-181531