特許

J-GLOBAL ID：200903063869837676

半導体装置及びその製造方法

発明者： 山田 達也 ,  加藤 義明 ,  安平 光雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-005019
公開番号（公開出願番号）：特開平7-211898
出願日： 1994年01月21日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 I/O部半導体装置のゲート酸化膜耐性を確保できる、半導体装置及びその製造方法を提供する。【構成】 半導体装置において、ソース、ドレインよりも低濃度な拡散層としてP型低濃度拡散層9、N型低濃度拡散層10を形成し、次にソース、ドレインとしてP型拡散層11、N型拡散層12を形成し、上記低濃度拡散層あるいはソース、ドレイン拡散層上の一部にTiSi2を形成してサリサイド領域13とし、ソース、ドレイン拡散層に動作電圧以上が印加されてもゲート酸化膜耐性を確保できる。

請求項（抜粋）：

ソース、ドレイン拡散層よりも低濃度な拡散層及びソース、ドレイン拡散層の2種類の拡散層を形成し、上記低濃度拡散層あるいはソース、ドレイン拡散層上の一部をサリサイド領域とすることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 29/78 301 S ,  H01L 27/08 321 E